随着集成电路制程已接近物理极限，其加工成本飙升。以2 nm节点为例，单片晶圆加工成本已突破三万美元，严重挤压先进制程的盈利空间。在集成电路制造流程中，光刻图案化环节占据总成本的60%，因此开发兼具高精度与低成本的新一代图案化技术成为IC产业的迫切需求。自组装（DSA）、纳米压印（NIL）等替代方案因其各自优势而受到业界青睐，并已获得数十亿美元研发投入，但由于种种技术瓶颈，至今仍未能全面实现产业化替代。
近日，上海科技大学物质科学与技术学院冯继成课题组成功开发出一种新型图案化加工方案，可与IC制程无缝衔接。相关研究成果发表于国际学术期刊Nano Letters。
冯继成课题组使用自研的法拉第3D打印技术（Faraday 3D printing），利用其电场本征的聚焦能力，将原图案特征尺寸缩小至少十倍，然后将所打印的金属纳米结构作为硬掩膜进一步刻蚀，获得了基于硅片和石英基底的高质量图案（图1）。因该技术首先通过法拉第3D打印进行纳米结构的硬掩模制造，然后通过刻蚀基底材料获得图案，故延续了法拉第3D打印的命名方式，将该加工方式命名为Faraday lithography（FL，法拉第转印），该工作中展示了35 nm的加工精度（注：目前主流光刻手段分辨率：DUVL–38 nm, EUVL–8 nm, EBL–8 nm）。
图1. FL工艺流程以及所制备的图案。
实验结果表明，通过FL制备的50 nm线宽图案，其边缘粗糙度（LER, 3σ）仅为亚纳米级（0.9 nm，图2）。
图2. FL图案的质量表征。
此外，研究还证实了FL的良好工艺兼容性：在处理复杂图案方面的可靠能力，及不受基底限制的加工能力（图3）。例如，由于光刻采用光来写图案，所以基底透明度对于其参数选择有重要影响。对于FL，虽然首先通过预设的电场拓扑构型进行打印纳米结构，但基底的导电性与否以及透明与否并不影响用户获得高质量的图案。
图3. FL对于不同图案以及基底的适配度。
除二维图案外，FL具备独特的三维图案化加工能力（图4）。这源于法拉第3D打印对于纳米级精度结构的高空间自由度。所打印的复杂的三维纳米结构定义了金属腐蚀液可以通过的路径，从而制备出传统光刻技术几乎无法实现的纳米级三维孔洞结构。除在IC制程中的应用外，此类结构在超构材料、微流控、光子晶体等领域具有广阔应用前景。
图4. 通过FL加工三维图案。
冯继成课题组自研的FL设备不仅在制造成本有显著优势，其功耗甚至低于满载状态下的RTX 5090显卡。这不仅为FL在IC产线中的部署奠定了坚实基础，也为构建下一代绿色半导体工厂的低碳工艺流程提供了切实可行的解决方案。
上海科技大学物质学院2024级博士生殷钰祥为本文第一作者，通讯作者为冯继成教授。本工作由上海科技大学与联合微电子中心合作完成，上海科技大学为第一完成单位。
论文标题：Faraday Lithography
论文链接：https://doi.org/10.1021/acs.nanolett.5c00563
沪公网安备 31011502006855号